L’objectiu general d’aquest treball de fi de grau és obtenir un microprocessador implementat en un dispositiu lògic programable capaç d’executar qualsevol programa en llenguatge assemblador que contingui les instruccions suportades pel microprocessador.Així doncs, s’ha realitzat el disseny de dos tipus de microprocessador basats en l’arquitectura MIPS, un microprocessador pipelinedi un multi cicle, els quals suporten les mateixes instruccions, 52 en total, però difereixen en la microarquitectura, d’aquesta manera s’ha dut a terme una comparativa entre els dos. El disseny s’ha realitzat en llenguatge de descripció de hardware VHDL mitjançant el software Vivado.Posteriorment s’ha dut a terme la implementació dels dos microprocessadors sobre una FPGA Nexys 4DDR, a fi de verificar el seu correcte funcionament carregant varis programes a la seva memòria d’instruccions.