Los detectores de partículas (como el conformador trapezoidal utilizado en este proyecto) son utilizados en una gran variedad de aplicaciones (aceleradores de partículas, satélites artificiales,…). Esta clase de sistemas contienen diversos tipos de filtros digitales y uno de los más ampliamente utilizados es el conformador trapezoidal. Debido a su campo de aplicación, esta clase de sistemas están sometidos a grandes dosis de radiación que pueden llegar a producir daños en el sustrato físico sobre el que se ha diseñado los circuitos y consecuentemente producir fallos en el funcionamiento de dicho circuito. Este proyecto consiste en implementar este tipo de conformador sobre una FPGA Virtex-6 y dotarle de tolerancia a fallos utilizando la capacidad de reconfiguración dinámica parcial que posee esta familia de FPGAs. Así, se rediseñará el filtro para que sea posible cambiar la ubicación de sus componentes en tiempo de ejecución cuando se detecte un daño en el sustrato físico de la FPGA sobre el que está ubicado. Al reubicar dicho componente en una región de la FPGA libre de daños conseguiremos que el dispositivo pueda seguir operando tras la aparición y detección del fallo. En el proyecto se han abordado tres tareas: 1. Por un lado el diseño del conformador trapezoidal clásico siguiendo la descripción proporcionada por su creador. Se ha verificado su funcionamiento mediante simulación funcional y se ha sintetizado para medir los recursos de la FPGA que requiere. 2. A continuación se ha rediseñado el conformador para que sea posible cambiar la ubicación física de sus componentes y que siga funcionando correctamente, dotándole de esta forma de tolerancia a fallos. La ubicación de los componentes es una característica física del diseño, pero que sea posible cambiarla en tiempo de ejecución sin afectar a la funcionalidad del diseño requiere adaptaciones a nivel lógico. Ello nos obligó a rediseñar el conformador: generar un bus común para las comunicaciones entre los módulos, el diseño de un árbitro de bus y los correspondientes esclavos y el rediseño de los componentes iniciales del filtro para adaptarse a su nueva estructura. Se ha verificado su funcionamiento mediante simulación funcional y se ha sintetizado para medir los recursos de la FPGA que requiere. 3. Finalmente, se utilizó la herramienta PlanAhead para crear distintas configuraciones del diseño, cada una de las cuales es una reconfiguración parcial del mismo. Para ello se implementó una parte estática gracias a la cual los dispositivos dinámicos (susceptibles a cambios en la configuración) pudiesen comunicarse entre ellos. Esta parte estática se implementó como una topología de comunicación que utilizaba dos buses, y contiene el árbitro de bus y los esclavos que hacen de interfaces con los dispositivos dinámicos. De nuevo, se ha verificado el funcionamiento de cada configuración mediante simulación, pero en este caso la simulación es post Place&Route para tener que simular cualquier modificación causada por la distinta ubicación y rutado de los módulos dentro de la FPGA.