Después de hacer una breve descripción de las formas comúnmente empleadas para la representación de estructuras digitales de bloques la tesis presenta en su primera parte un análisis exhaustivo y original de la sensibilidad a la cuantización de coeficientes de dichas estructuras proporcionando en concreto una medida de la sensibilidad de primer orden del módulo de la respuesta en frecuencia de estructuras de segundo orden. Dicho análisis posibilita el estudio de la influencia del orden de los bloques sobre dicha sensibilidad. Asimismo se corrobora la validez de los resultados obtenidos mediante la simulación de los efectos de la cuantización de coeficientes sobre la respuesta en frecuencia. En su segunda parte se plantea la realización de osciladores digitales de bloque de frecuencia baja comparada con la de muestreo mediante el empleo de estructuras de sensibilidad mínima. Se comparan dichas estructuras con las estructuras directa y acoplada haciendo un estudio completo del escalado y el ruido de todas ellas. A continuación se simulan los efectos del redondeo después de las multiplicaciones y se comparan los resultados obtenidos con las medidas teóricas antes presentadas poniéndose de manifiesto las ventajas computacionales alcanzadas con la realización por bloques frente a la realización escalar. Por último se presenta un método general de realización de algoritmos sobre un procesador de señal y se diseña un oscilador de frecuencia mucho menor que la de muestreo sobre el procesador tms32010 haciendo una completa descripción de sus características así como de su simulación y emulación.