El objetivo de este trabajo fin de grado es estudiar algunas opciones para divisores binarios enteros en hardware. El estudio forma parte de una investigación para desarrollar, en hardware, un dispositivo inalámbrico de bajo consumo para obtener señales electroencefalográficas (EEG). El proyecto se enmarca en una línea de investigación del Instituto de Ingeniería Eléctrica de la Universidad de la República de Uruguay sobre aplicaciones de bajo consumo de energía en FPGAs. Este trabajo de fin de grado se centra en estudiar diferentes posibilidades para realizar de una forma eficiente la división entera en hardware, concretamente en una FPGA de Intel-Altera (Intel adquirió Altera en 2015). Para ello se procederá a analizar distintas implementaciones y caracterizar su rendimiento en términos de latencia, frecuencia máxima de operación, utilización de recursos y consumo de energía. A partir de esto se aprenderá el manejo de herramientas Altera y se reforzará el conocimiento en el lenguaje de descripción de hardware VHDL.