La contribución principal de esta tesis es el desarrollo de nuevos esquemas para la generación y evaluación de señales de test analógicas para aplicaciones de test on-chip. Las estrategias de generación y evaluación propuestas han sido validadas tanta analítica como experimentalmente mediante el diseño y caracterización de prototipos integrados. El trabajo presentado en esta tesis representa un paso clave en la extensión de multitud de técnicas de test analógicas y de señal mixta, tanto funcionales como estructurales, a un esquema de aplicación BIST en el que tanto la generación de estímulos de test como el análisis de las señales de respuesta deben realizarse de manera eficiente dentro del mismo sistema bajo test. Los bloques de test desarrollados reúnen las características de robustez, simplicidad, bajo esfuerzo de diseño y reducido impacto en el área total del sistema, además de contar con interfaces de control puramente digitales. Todas estas características los hacen muy adecuados para futuras aplicaciones BIST analógicas y de señal mixta.

Memoria presentada por Manuel José Barragán Asián para optar al grado de Doctor por la Universidad de Sevilla, Departamento de Electrónica y Electromagnetismo.

I have to thank the Spanish Government, which funded my work through the F.P.U. program.

Peer reviewed