En esta comunicación se presenta una implementación de un algoritmo de etiquetado de componentes conexos en tiempo real que aprovecha los intervalos de supresión horizontal y vertical en la fuente de la imagen para mejorar la calidad del etiquetado y acelerar la frecuencia de trabajo. El diseño se ha llevado a cabo usando la herramienta System Generator de Xilinx lo que ha permitido reducir los tiempos de implementación y verificación lógica y funcional del modelo.

El presente trabajo ha sido financiado por los proyectos: MOBY-DIC FP7-IST-248858 de la CEE, TEC2011-24319 del Ministerio de Ciencia e Innovación y P08-TIC-03674 de la Junta de Andalucía (con soporte FEDER). P.Brox posee un contrato post-doctoral del programa ‘Juan de la Cierva’ financiado por el Ministerio de Economía y Competitividad del Gobierno de España.

Trabajo presentado al "XII JCRA" celebrado en Elche (Alicante) del 19 al 21 de Septiembre del 2012.

Peer Reviewed