Объектом исследования является формирователь балансного сигнала. Цель работы – исследование схемы формирователя балансного сигнала для КМОП-технологии. В ходе работы был проведен анализ литературы на тему использования балансного входа в устройствах аналого-цифровых преобразователей. Был разработан формирователь балансного сигнала для КМОП-технологии 180 нм и был промоделирован в системе автоматизированного проектирования “Cadence”, были оценены его характеристики. Минимальным временем такта можно считать 4 нс для которого SNR составляет 77,12 дБ при амплитуде 100 мВ. При изменении амплитуды от 50 мВ до 100 мВ SNR изменяется от 92,83 дБ до 88,44 дБ соответственно. Худшим является вариант с медленными p-МОП транзисторами и быстрыми n-МОП при температуре -40 градусов. Для данного случая значение SNR составляет 76,97 дБ.