In diesem Beitrag wird ein Ansatz zur Hardwareunterstützung komplexer Transportprotokolle am Beispiel von TCP/IP präsentiert. Dazu wird eine Hardware/Software-Partitionierung sowie eine Protocol Engine zur Beschleunigung der Protokollverarbeitung vorgestellt und deren transparente Integration in existierende Systeme beschrieben. Für Entwurf, Entwicklung und Verifikation derartiger Kommunikationssysteme ist eine umfangreiche Simulationsunterstützung erforderlich. Wir zeigen, wie VHDL-Modelle der Protocol Engine, ein Netzwerksimulator und existierende Applikationen kombiniert wurden, um diesen Prozess zu unterstützen. Zur Steigerung der Entwurfseffizienz wurden Methoden des High-Level-Entwurfs verwendet. Der Ansatz wurde mittels eines FPGA-Board prototypisch validiert, sodass erste Resultate präsentiert werden können.