A configuration file has been developed to implement DFT on Altera's FPGA in IDE Altera Quartus II using a system of residual classes. During development has been applied hardware definition language Verilog. The article gives a description of process in FPGA. Temporal characteristics are obtained and errors of calculations are estimated.

Разработан конфигурационный файл для реализации ДПФ в СОК на ПЛИС фирмы Altera Cyclone II в среде разработки Altera Quartus II. В ходе разработки применялся язык описания аппаратуры Verilog. Приведено описание работы ПЛИС под управлением разработанного файла. Получены временные характеристики и оценены погрешности вычислений.