Le développement d'un processeur cryptographique à courbe elliptique (ECC) à grande vitesse qui effectue une multiplication rapide de points avec une faible utilisation du matériel est une demande cruciale dans les domaines de la cryptographie et de la sécurité du réseau. Cet article présente la mise en œuvre d'un réseau de portes programmables sur site (FPGA) d'un processeur ECC résistant aux attaques à canal latéral (SCA) à grande vitesse et à faible surface sur un champ principal. Le processeur prend en charge la multiplication de points 256 bits sur la courbe d'Edwards torsadée récemment recommandée, à savoir Edwards25519, qui est utilisée pour un schéma de signature numérique haute sécurité appelé algorithme de signature numérique de courbe d'Edwards (EdDSA). L'article propose de nouvelles architectures matérielles pour les opérations d'addition de points et de doublement de points sur la courbe d'Edwards torsadée, où le processeur ne prend que 516 et 1029 cycles d'horloge pour effectuer chaque addition de points et chaque doublement de points, respectivement. Pour une clé de 256 bits, le processeur ECC proposé effectue une multiplication en un seul point en 1,48 ms, fonctionnant à une fréquence d'horloge maximale de 177,7 MHz dans un nombre de cycles de 262 650 avec un débit de 173,2 kbps, en utilisant seulement 8873 tranches sur la plate-forme FPGA Xilinx Virtex-7, où les points sont représentés en coordonnées projectives. La conception mise en œuvre est efficace en termes de temps car elle offre une multiplication scalaire rapide avec une faible utilisation du matériel sans compromettre le niveau de sécurité.

Desarrollar un procesador criptográfico de curva elíptica (ECC) de alta velocidad que realice una multiplicación rápida de puntos con una baja utilización de hardware es una demanda crucial en los campos de la criptografía y la seguridad de la red. Este documento presenta la implementación de matriz de puertas programables en campo (FPGA) de un procesador ECC resistente a ataques de canal lateral (SCAS) de alta velocidad y baja área sobre un campo principal. El procesador admite la multiplicación de puntos de 256 bits en la curva de Edwards retorcida recientemente recomendada, a saber, Edwards25519, que se utiliza para un esquema de firma digital de alta seguridad llamado algoritmo de firma digital de curva de Edwards (EdDSA). El documento propone arquitecturas de hardware novedosas para las operaciones de adición de puntos y duplicación de puntos en la curva de Edwards retorcida, donde el procesador tarda solo 516 y 1029 ciclos de reloj para realizar cada adición de puntos y duplicación de puntos, respectivamente. Para una clave de 256 bits, el procesador ECC propuesto realiza una multiplicación de un solo punto en 1.48 ms, funcionando a una frecuencia de reloj máxima de 177.7 MHz en un recuento de ciclos de 262 650 con un rendimiento de 173.2 kbps, utilizando solo 8873 cortes en la plataforma Xilinx Virtex-7 FPGA, donde los puntos están representados en coordenadas proyectivas. El diseño implementado es eficiente en el área de tiempo, ya que ofrece una multiplicación escalar rápida con una baja utilización de hardware sin comprometer el nivel de seguridad.

Developing a high-speed elliptic curve cryptographic (ECC) processor that performs fast point multiplication with low hardware utilization is a crucial demand in the fields of cryptography and network security. This paper presents field-programmable gate array (FPGA) implementation of a high-speed, low-area, side-channel attacks (SCAs) resistant ECC processor over a prime field. The processor supports 256-bit point multiplication on recently recommended twisted Edwards curve, namely, Edwards25519, which is used for a high-security digital signature scheme called Edwards curve digital signature algorithm (EdDSA). The paper proposes novel hardware architectures for point addition and point doubling operations on the twisted Edwards curve, where the processor takes only 516 and 1029 clock cycles to perform each point addition and point doubling, respectively. For a 256-bit key, the proposed ECC processor performs single point multiplication in 1.48 ms, running at a maximum clock frequency of 177.7 MHz in a cycle count of 262 650 with a throughput of 173.2 kbps, utilizing only 8873 slices on the Xilinx Virtex-7 FPGA platform, where the points are represented in projective coordinates. The implemented design is time-area-efficient as it offers fast scalar multiplication with low hardware utilization without compromising the security level.

يعد تطوير معالج تشفير منحنى إهليلجي عالي السرعة (ECC) يقوم بضرب النقاط بسرعة مع استخدام منخفض للأجهزة مطلبًا حاسمًا في مجالات التشفير وأمن الشبكات. تعرض هذه الورقة تنفيذ مصفوفة البوابة القابلة للبرمجة الميدانية (FPGA) لمعالج ECC عالي السرعة ومنخفض المنطقة ومقاوم للقنوات الجانبية (SCAs) عبر حقل رئيسي. يدعم المعالج مضاعفة نقطة 256 بت على منحنى إدواردز الملتوي الموصى به مؤخرًا، وهو Edwards25519، والذي يستخدم لمخطط توقيع رقمي عالي الأمان يسمى خوارزمية التوقيع الرقمي لمنحنى إدواردز (EdDSA). تقترح الورقة بنى أجهزة جديدة لعمليات إضافة النقاط ومضاعفة النقاط على منحنى إدواردز الملتوي، حيث يستغرق المعالج فقط 516 و 1029 دورة على مدار الساعة لأداء كل إضافة نقطة ومضاعفة النقاط، على التوالي. بالنسبة لمفتاح 256 بت، يقوم معالج ECC المقترح بضرب نقطة واحدة في 1.48 مللي ثانية، ويعمل بتردد أقصى للساعة يبلغ 177.7 ميجاهرتز في عدد دورات يبلغ 262.650 مع إنتاجية تبلغ 173.2 كيلوبت في الثانية، باستخدام 8873 شريحة فقط على منصة Xilinx Virtex -7 FPGA، حيث يتم تمثيل النقاط في إحداثيات إسقاطية. التصميم المنفذ فعال من حيث الوقت لأنه يوفر مضاعفة قياسية سريعة مع استخدام منخفض للأجهزة دون المساس بمستوى الأمان.