La conception de moteurs cryptographiques pour les périphériques de pointe de l'Internet des objets (IoT) et d'autres appareils ultralégers est un défi crucial. L'émergence de tels dispositifs à ressources limitées pose des défis importants aux algorithmes cryptographiques actuels. PHOTON est une fonction de hachage cryptographique ultra-légère ciblant les appareils à faibles ressources. Les architectures matérielles actuellement mises en œuvre de la fonction de hachage de PHOTONS utilisent une grande quantité de ressources et ont de faibles fréquences de fonctionnement avec un faible débit. La fréquence de fonctionnement maximale et le débit de l'architecture PHOTONIQUE peuvent être améliorés, mais au prix d'une utilisation plus importante de la zone. Par conséquent, pour améliorer les compromis surface-performance de la fonction de hachage des PHOTONS, une architecture itérative est mise en œuvre dans ce travail. Le problème réside dans la version la plus légère de la fonction de hachage des PHOTONS avec une taille de hachage de 80 bits. Il est mis en œuvre et vérifié sur plusieurs appareils Xilinx et Altera Field Programmable Gate Array (FPGA) à l'aide de leurs outils de synthèse et de simulation. Les dispositifs FPGA à faible coût et à traitement élevé ont tous deux été pris en compte. La conception est optimisée pour la performance, tandis que l'utilisation de la zone est également prise en compte. Les performances globales et l'utilisation de la logique sont comparées aux implémentations existantes. Les résultats montrent un taux d'amélioration de 10,26 % à 51,04 % des performances de vitesse et un taux de réduction de 7,55 % à 60,64 % de l'utilisation de la zone par rapport aux implémentations existantes de fonctions de hachage de PHOTONS.

El diseño de motores criptográficos para dispositivos periféricos de Internet de las cosas (IoT) y otros dispositivos ultraligeros es un desafío crucial. La aparición de tales dispositivos con recursos limitados plantea desafíos significativos a los algoritmos criptográficos actuales. PHOTON es una función hash criptográfica ultraligera dirigida a dispositivos de bajos recursos. Las arquitecturas de hardware implementadas actualmente de la función hash de FOTONES utilizan una gran cantidad de recursos y tienen bajas frecuencias de funcionamiento con una baja tasa de rendimiento. La frecuencia de operación máxima y el rendimiento de la arquitectura de FOTONES se pueden mejorar, pero a costa de una mayor utilización del área. Por lo tanto, para mejorar las compensaciones de área-rendimiento de la función hash de FOTONES, se implementa una arquitectura iterativa en este trabajo. La preocupación es con la versión más ligera de la función hash de FOTONES con un tamaño de hash de 80 bits. Se implementa y verifica en varios dispositivos Xilinx y Altera Field Programmable Gate Array (FPGA) utilizando sus herramientas de síntesis y simulación. Se consideraron tanto los dispositivos FPGA de bajo coste como los de alto procesamiento. El diseño está optimizado para el rendimiento, mientras que la utilización del área también se tiene en cuenta. El rendimiento general y la utilización de la lógica se comparan con las implementaciones existentes. Los resultados muestran una tasa de mejora del 10,26% al 51,04% en el rendimiento de la velocidad y una tasa de reducción del 7,55% al 60,64% en la utilización del área en comparación con las implementaciones existentes de funciones hash de FOTONES.

The design of cryptographic engines for the Internet of Things (IoT) edge devices and other ultralightweight devices is a crucial challenge. The emergence of such resource-constrained devices raises significant challenges to current cryptographic algorithms. PHOTON is an ultra-lightweight cryptographic hash function targeting low-resource devices. The currently implemented hardware architectures of PHOTON hash function utilize a large amount of resources and have low operating frequencies with a low rate of throughputs. Maximum operating frequency and throughput of PHOTON architecture can be improved but at the cost of larger area utilization. Therefore, to improve the area-performance trade-offs of PHOTON hash function, an iterative architecture is implemented in this work. The concern is with the most lightweight version of PHOTON hash function with the hash size of 80 bits. It is implemented and verified on several Xilinx and Altera Field Programmable Gate Array (FPGA) devices using their synthesis and simulation tools. Low-cost and high-processing FPGA devices were both considered. The design is optimized for performance, whereas the area utilization is also taken into consideration. The overall performance and logic utilization are benchmarked with the existing implementations. The results show an improvement rate of 10.26% to 51.04% in the speed performance and a reduction rate of 7.55% to 60.64% in area utilization compared to existing implementations of PHOTON hash functions.

يعد تصميم محركات التشفير لأجهزة حافة إنترنت الأشياء (IoT) وغيرها من الأجهزة خفيفة الوزن تحديًا حاسمًا. يثير ظهور مثل هذه الأجهزة المحدودة الموارد تحديات كبيرة لخوارزميات التشفير الحالية. فوتون هي دالة تجزئة تشفير خفيفة الوزن للغاية تستهدف الأجهزة منخفضة الموارد. تستخدم بنيات الأجهزة المنفذة حاليًا لوظيفة تجزئة الفوتون كمية كبيرة من الموارد ولها ترددات تشغيل منخفضة مع معدل منخفض من الإنتاجية. يمكن تحسين الحد الأقصى لتردد التشغيل وإنتاجية بنية الفوتون ولكن على حساب استخدام مساحة أكبر. لذلك، لتحسين مقايضات أداء المساحة لوظيفة تجزئة الفوتون، يتم تنفيذ بنية تكرارية في هذا العمل. يتعلق الأمر بالنسخة الأكثر خفة من دالة تجزئة الفوتون بحجم تجزئة 80 بت. يتم تنفيذه والتحقق منه على العديد من أجهزة Xilinx و Altera Field Programmable Gate Array (FPGA) باستخدام أدوات التوليف والمحاكاة الخاصة بها. تم النظر في أجهزة FPGA منخفضة التكلفة وعالية المعالجة. يتم تحسين التصميم للأداء، في حين يؤخذ استخدام المنطقة أيضًا في الاعتبار. يتم قياس الأداء العام والاستخدام المنطقي مع التطبيقات الحالية. تظهر النتائج معدل تحسن بنسبة 10.26 ٪ إلى 51.04 ٪ في أداء السرعة ومعدل انخفاض بنسبة 7.55 ٪ إلى 60.64 ٪ في استخدام المنطقة مقارنة بالتطبيقات الحالية لوظائف تجزئة الفوتون.