Diseño de multiplicador de 64 bits utilizando la técnica de barrido superpuesto

Article Spanish; Castilian OPEN
Montalvo Ramírez, Luis;
(1987)
  • Subject: MICROPROCESADORES | ALGORITMOS | CIRCUITOS VLSI | MICROPROCESSORS | ALGORITHMS | VLSI CIRCUITS

Se presenta el desarrollo del novel algoritmo de multiplicación por barrido superpuesto de 3-bits, así como también los aspectos importantes del diseño de la arquitectura, redes lógicas y layout de un multiplicador de 64-bits utilizando como caso de estudio.
Share - Bookmark